台湾佬娱乐网

印刷電路板設計布局指導原則(下)

time : 2019-08-15 09:03       作者:凡億pcb

7、數位IC的削尖電容(despikingcapacitor)
數位IC旁的削尖電容其特質為頻寬高915-150MHz)、容量小(470-1000pF),目的在于提供IC開關時的瞬間脈沖電流。削尖電容并非越大越好,符合上述條件的最小電容,即是最佳選擇,盡量少用大于0.1mF的電容。數位IC的頻率越高,則電容越小。0.lmF電容用在高達l5MHz的系統頻率,若超過l5MHz以上,就使用0.0lmF的電容。高頻寬、低電感的碟狀陶瓷電容(diskceramiccapacitor)或是多層陶瓷電容(multilayerceramiccapacitor)適合用來做為IC間的削尖電容。DRAM由于需要refreshcharge,因此需要較大的削尖電容,通常256K的DRAM需要0.lmF的削尖電容。
 
盡可能將電容靠近IC擺置,Vcc和GND腳位在晶片的對面端之標準會形成對EMI敏感的回路,如果IC的電源端靠近則回路是相當小的,圖12說明一個典型邏輯IC的電容擺置,把電容放在Vcc和GND的中間位置。
 
8、電源線濾波器(PowerLineFilter)
如果需要進一步濾除電源線的噪音,可使用LC或p濾波器(圖13),盡量將濾波器靠近元件,而將其它的信號繞線在濾波器的附近。
電源濾波器
圖13.電源濾波器
 
陶鐵磁珠(ferritebead)也可用來濾掉不想要的系統高頻噪音[Ott,1988,pp.152-156],它們提供一種較便宜的方式來增加高頻衰減,但對直流或低頻信號則不會造成信號的衰減,對于消除lMHz以上的噪音最為經濟有效。陶鐵磁珠的阻抗通常低于l00Ω,主要應用于低阻抗的電源電路,如電源供應器、C級功率放大器、諧振電路與SCR開關電路等。如果單珠未能有效濾除高頻噪音,也可將多珠串連或多繞幾圈,但須注意圈數的增加,將提高雜散電容,這對高頻噪音的濾除是不利的。陶鐵磁體珠子是圓柱形且能在導體上滑動,用在電源供應器時,應將磁珠靠近PCB的電源輸出端,如圖14所示。
抑制高頻噪音的ferritebead安置于電源供應器PCB的電源輸出端
圖14.抑制高頻噪音的ferritebead安置于電源供應器PCB的電源輸出端
 
9、信號布局
電源線與地線布局完之后,接下來的就是信號線的布局了。在布局數位和類比混合信號的PCB時,勿將數位和類比信號混雜,電路板上的數位電路、類比電路、以及易產生噪音的電路應予以區隔,8如圖所示。試著先繞線最為敏感的線路,并去除電路間的藕合路徑。通常與數位電路或噪音產生電路介面的低階類比電路最容易受到干擾,在繞線時應格外謹慎。
 
10、數位電路的噪音與布線
類比電路的噪音通常來自于電路板的外部,然而數位電路的噪音則往往由內部產生,因此如何降低內部噪音是數位電路板布線的首要考量因素。在MCU為主的系統中最敏感的信號是時序、重置和中斷線路,震蕩器在開機時尤為敏感。千萬不要將這些線路與高電流開關線路平行,如此易于被電磁交互藕合信號破壞。此效應容易破壞MCU經由中斷碼的執行,引起非預期的重置或中斷。時序信號受到干擾,將造成失相(losephase)使整個系統失去同步,由于MCU的執行是依據適當的時鐘脈波,因此不要期望它們能在EMI的干擾下恢復正常操作。
 
震蕩器或陶瓷共振時鐘是一種RF電路,必須繞線以減少它的發射位準及敏感性。圖15以一個震蕩器或陶瓷共振器與DIP包裝的例子來說明,盡量將震蕩電路的配置靠近MCU,若是震蕩器或陶瓷共振器的本體很長,就放在PCB之下并將包裝接地。如果震蕩器在PCB之外,就將MCU放在離PCB連接器的附近,不然,就將MCU盡量擺近震蕩器以縮短繞線距離。震蕩線路的地線應該連接元件可能使用最短繞線的接地腳位,電源和接地腳應該直接繞線到PCB的電源部分。圖16說明PCB挈b的?/FONT>I/O接地與I/O電纜線的解藕電容布線方式。
 
11、類比電路的噪音與布線
低階信號(low-levelsignal)容易受到數位信號的干擾;如果類比和數位信號必須混雜,要確定彼此的線路相交成90度角,這將會降低交互藕合(crosscoupling)的效應。
 
如果類比電路的signalreference未與數位線路隔離的話,類比-數位轉換器的信號會受到嚴重的干擾,因此不可將數位電源和接地直接輸入類比-數位轉換器的signalreference線路。這些腳位應直接繞線自母板的電源端之參考電壓,此電壓參考腳位應用lK歐姆的電阻和l.0mF電容來濾波。
石英或陶瓷共振電路的線路布局
圖15.石英或陶瓷共振電路的線路布局
PCB『干凈的I/O』接地與I/O電纜線的解藕電容布線方式
圖16.PCB『干凈的I/O』接地與I/O電纜線的解藕電容布線方式
 
四、PCB設計布局降低噪音的檢查要項
以下列出在量產線路板之前的詳細檢查表,這些檢查項目是集合市場經驗以及實作應用的經典[Montrose,1996;Ott,1988]。
 
1、抑制噪音源
? 在符合設計規格的前提下,使用最低頻率的時鐘以及最和緩的上升時間。
? 如果時鐘電路在電路板外,則將相關之時序電路(如MCU)靠近連接器,否則,就放在母板中間。
? 將震蕩器平放于PCB并接地。
? 盡可縮小時序信號的回圈區域。
? 將數位I/O驅動器(digitalI/Odriver)放置于PCB外緣。
? 將進入PCB的信號予以適當濾波。
? 將離開PCB的噪音信號予以適當濾波。
? 使用碟狀陶瓷電容(diskceramiccapacitor)或是多層陶瓷電容(multilayerceramiccapacitor)做為數位邏輯IC的削尖電容。
? 盡量將數位IC之despikingcapacitor靠近IC旁邊。
? 使用排線包裝的OP放大器,將"+"端接地,以"-"端作為輸入信號端。
? 提供適當的突波阻尼(surgeabsorber)給繼電器線圈。
? 使用45度角(圓弧更佳)的繞線以取代90度角來減少高頻輻射。
? 如果需要,在產生高頻噪音的電源線用feed-throughcapacitor連接外部。
? 如果需要,在產生高頻噪音的電源線串接陶鐵磁珠(ferritebead)以濾除高頻噪音。
? 將shieldcable兩端均接地(但并非作為地線),以降低電磁輻射。
 
2、減少噪音藕合
? 如果經濟許可,使用多層電路板來分開PCB上不同性質的電路。4層板PCB,通常外面的兩層為信號,中間兩層為電源層(powerlayer)與地線層(groundlayer)。如電路板為數位類比混合電路,應將數位與類比的跑線分別布線,最后再將地線予以單點連接。
? 對單層及雙層線路板使用單點電源和接地的布局。如采用雙層線路板制作以微處理器為基礎的控制板(數位類比混合電路),則應特別注意數位與類比電路『電源線』與『地線』的布局。
? 選用晶片組以縮短時序的傳輸線。
? 將digitalI/O晶片組安置于PCB邊緣并靠近連接器。
? 高速邏輯閘僅限用于特定功能之電路。
? 對電源和接地使用寬繞線。
? 保持時序繞線、匯流排和晶片致能與I/O腳位和連接器分隔開。
? 盡量將數位信號線路(尤其是時鐘信號)遠離類比輸入和電壓參考腳位。
? 當與混合信號轉換器并用時,勿將數位和類比線路相交,信號的繞線要彼此遠離。
? 分隔噪音與低階類比信號腳位。
? 將時序信號與I/O信號垂直繞線。
? 將時序電路遠離I/O信號線。
? 盡量使敏感腳位的長度越短越好。
? 用寬扁的繞線處理重要的線路,并在繞線的每一邊采用接地保衛環。
? 勿將敏感的信號線與高電流、快速交換信號并行。
? 縮短解藕電容的腳位長度。
? 高頻線路應保持短而直接。
? 縮短時序與其他周期性信號的繞線長度。
? 避免繞線于震蕩器和其它對噪音極度敏感的電路之下。
? 過濾任何進入包含敏感線路的信號線。
? 當低階信號與噪音腳位位于同一個連接器上時,例如扁狀電線(flatcable),盡量將之分離并以地線置于其間。
? 避免低階(low-level)、低頻(low-frequency)電路的接地回路(groundloop)。
? 將噪音線扭絞(twisted)以抵消相互間之藕合與電磁輻射。
? 使用所有IC內的電源和接地腳位,勿空接。
 
3、降低噪音吸收
? 盡量避免任何信號回圈,否則就減少回圈范圍。
? 分隔信號、噪音和硬體電源和接地。
? 使用可選擇頻率的濾波器來應用。
? 連接所有未用到的輸入到電源或接地。
? 在所有的類比參考電壓加旁路電容。
? 將管狀電容(tubularcapacitor)的外圍箔片接地。
? 將電解電容并聯一個高頻電容。
? 對高效率類比及混合信號ICS不要使用IC座。